技術報告

重水を用いた原子層成長技術による High-k ゲート絶縁膜への重水素添加

Deuterium Incorporation into High-k Gate Dielectric by D₂O-Atomic Layer Deposition

鳥 居 和 功*	川 原 孝 昭**	犬 宮 誠 治***	奈 良 安 雄***
TORII Kazuyoshi	KAWAHARA Takaaki	INUMIYA Seiji	NARA Yasuo
井 上 實****	羽坂 智****		
INOUE Minoru	HASAKA Satoshi		

原子層成長法 (ALD) による HfAIO 形成プロセスにおいて,水 (H2O) の代わりに重 水 (D₂O)を酸化剤に用いることにより HfAlO/SiON 積層ゲート絶縁膜に重水素を添加 した。D₂O-ALD によって形成した HfAIO 膜は重水素供給源として働き,界面 SiON 層 へ効率よく重水素を添加できる。重水素は Si 基板界面のダングリングボンドを終端し, その結果,界面欠陥の発生による閾値電圧シフトや界面層破壊に起因するゲートスタッ クの経時絶縁破壊を抑制する。D2O-ALD は界面層の信頼性を向上するので、その効果 は HfAlO に限られるものではなく,他の HfO2や HfSiON などの High-k 膜にも有効で ある。

Deuterium was incorporated into the HfAlO/SiON gate dielectric by using heavy water (D₂O) instead of H₂O in the atomic layer deposition (ALD) process of HfAlO. The HfAlO film formed by D₂O-ALD acts as a deuterium resources, and the deuterium atoms are effectively incorporated into the SiON after the full CMOS processing. It is clarified that the deuterium incorporation suppresses interfacial trap generation and interfacial SiON breakdown. The D₂O-ALD process is useful for improving the interfacial layer reliability under gate negative stress, therefore it is not only effective for HfAlOx, but also for high- k/SiO_2 (SiON) gate stacks with other high-k materials such as HfO₂ or HfSiON.

1. はじめに

マイクロプロセッサ (MPU), デジタルシグナルプ ロセッサ(DSP)などの性能向上競争の激化にともな い、トランジスタの高速化とそのための微細化が従来 の予想を大幅に上回るスピードで進んでいる。特に, ゲート絶縁膜の薄膜化はトランジスタの駆動力増加に 直結するため、薄膜化の前倒しが著しい。MOS トラ ンジスタのゲート絶縁膜は40年以上, SiO₂が用いら れてきたが、物理膜厚が2nm以下になり、1原子層 ~0.2 nm の数倍となるに至り, 直接トンネルによる

リーク電流が素子の消費電力や駆動力に問題を引き起 こすほど大きくなろうとしている。

そこで、誘電率の大きな(High-k)材料を用いて物 理膜厚を大きくすることで、駆動力を犠牲にせずに ゲートリーク電流を抑制する研究がここ数年で集中的 に進められてきた。

2007年頃に量産される hp 65 nm 世代では、メタ ルゲートやダマシンゲートなどの新構造トランジス タを導入することなく、これまでの CMOS 形成プロ セスで使っていた SiO₂, SiON を High-k ゲート絶縁 膜に置き代えることで対処したいという要求が強い。 そのためには、High-kゲート絶縁膜が不純物活性化 などの高温プロセスに耐えられることが必要である。 このため HfO₂に SiO₂や Al₂O₃を添加した HfSiON, HfAlOx などが本命と考えられている。これら HfO₂系 High-k ゲート絶縁膜を用いた hp 65 nm 向けデバイス

⁽株)半導体先端テクノロジーズ

現在,(株)日立製作所中央研究所主任研究員

⁽株)半導体先端テクノロジーズ 現在,(株)ルネサステクノロジ

^{**** (}株)半導体先端テクノロジーズ

^{*****} 電子機材事業本部マーケティング統括部

の試作も続々と報告されている。しかし、ゲート絶縁 膜の信頼性については、まだ評価が始まったばかりで ある。Si 半導体がこれほどの成功を収めたのは Si 自 身の物性もさることながら、その酸化膜である SiO₂ の優れた特性と Si/SiO₂の良質な界面特性によるとこ ろが大きい。High-k ゲート絶縁膜をもちいて SiO₂に 匹敵する良好な界面特性と信頼性を得ることが、その 実用化への大きな課題である。

テキサス大学のグループから高温(600-700℃)の 重水素アニールがHfO₂の信頼性向上に有効であると いう報告がなされている^{1,2)}。しかし,hp65nm世代 ではソース・ドレイン・ゲートの抵抗低減のためNiSi が用いられるので,その適用は難しい。最近,原子層 成長法に用いる酸化剤として水の代わりに重水を用い ることでHfO₂膜に重水素を添加し,その信頼性を改 善する方法が提案された³⁾。

本稿では,この方法をハフニウム・アルミネイト (HfAlO) 膜に適用し,その効果を検証した結果⁴⁾につ いて報告する。

2. 成膜方法とデバイス作成方法

High-k 絶縁膜の成膜方法としては ALD (Atomic Layer Deposition) 法と MOCVD 法が有望であると考 えられている。材料選択に際しては PVD 法も用いら れたが、パーティクルやダメージの問題があり、また、 ステップカバレッジ性が悪いことから LSI の製造工程 にまで入るとは考えにくい。

ALD 法は, 1970年代にフィンランドの T. Suntola らが開発した。ALD 法の基本原理は気相成長に含ま れている個々の化学反応の過程を明確に分離して繰り 返すことにある。ジルコニア,ハフニア,アルミナな どの酸化物薄膜を堆積する場合には,まず基板表面に 水を供給し OH 基で覆われるまで反応を進め、次に、 不活性ガスを導入し余剰な原料分子と副生成物を取り 除き、 金属錯体を供給し、 表面が飽和状態になるよう にする。このとき反応温度は反応サイトと選択的に反 応がおこる温度(150~350℃)とする。次に,不活 性ガスを導入し余剰な原料金属錯体分子と副生成物を 取り除く。以上のような4つの素過程を繰り返すこと により一分子層分の成膜が完了する。ALD 法は,表 面反応が化学吸着によって進み,かつ,金属錯体が結 合した配位子は原料分子に対して反応サイトとならな いため, 表面が金属錯体で覆われると自動的に反応が 停止する,いわゆる"自己抑制機構"をうまく利用し た成膜法である。この方法によると、反応サイクル数 により膜厚を正確に制御することが可能で、大面積基 板にも均一な膜厚の High-k 膜を堆積できる。

HfAlO-ALD の前駆体としては,トリメチルアルミ ニウム (TMA: Al(CH₃)₃), テトラキス・エチル・メチル・ アミノ・ハフニウム (TEMAHf) を用いた⁵⁾。酸化剤 には水 (H₂O) または重水 (D₂O) を用いた。Fig. 1に X 線蛍光分析 (XRF) により測定した Hf と Al のウェ ハ上付着量の面内分布を示す⁶⁾。



Fig. 1 Hf and Al distribution over 300mm- wafer. Open and closed marks are for H_2O - and D_2O -ALD, respectively.

 D_2O を用いると H_2O の場合と比べて Al, Hf 付着量 が約1割減少している。面内均一性はほとんど同じで あった。また、組成比 (Hf/(Hf+Al))も 0.319 (H_2O), 0.311 (D_2O)とほぼ同じであった。エリプソメトリに より測定した光学膜厚の面内分布も、 H_2O を用いた場 合で 3.71 nm (± 3.4%)に対して、 D_2O では 3.43 nm (± 4.0%)と同様の結果を示した⁶⁾。

ALD 法による HfAlO をゲート絶縁膜に用いた電界 効果トランジスタを通常の poly-Si ゲート CMOS プロ セスを用いて作製した。STI素子分離, wellを形成し た基板上に、下地膜として厚さ0.9nm(酸化膜換算膜 厚0.7 nm)のSiON 膜を形成した。この上に厚さ2.5 nm の HfAlO 膜を ALD 法により 堆積した。 PDA (posthigh-k deposition annealing) 処理後,厚さ150nm の Poly-Si 電極を堆積し、不純物を注入、ドライエッ チング加工を行った。基板表面に露出した High-k 膜 はウェットエッチングにより除去した。ソース・ド レイン (S/D) エクステンション,深い S/D の不純物 注入後, スパイク・アニールを用いて活性加熱処理を 行った。NiSi によるサリサイド化, 配線層の形成の 後,400℃のフォーミングガスアニールを行い,デバ イスを完成した。比較のため一部試料では、フォーミ ングガスアニールの代わりに3%重水素雰囲気でのア

ニールを行った。仕上がりの酸化膜換算膜厚 (EOT) は 1.5 nm であった。

重水素の分布を調べるため2次イオン質量分析法 (SIMS) により Si, H, Dの深さ方向分布を測定した。 測定精度を高めるため SIMS 分析には厚さ15 nm の HfAIO 膜を用いた。Fig. 2に示すように D₂O-ALD に より 10²⁰ cm⁻³の重水素が HfAIO 膜中に取り込まれる。 しかし,高温の PDA により大部分の重水素は膜中か ら脱離してしまう。ただし,PDA 後でも界面層には6 × 10¹⁸ cm⁻³の重水素が残っていることがわかる。



Fig. 2 SIMS depth profiles of Si, H, and D in a HfAlOx/SiON/Si gate stack ⁴⁾. HfAlOx was deposited by D_2O -ALD. (a) before PDA, (b) after PDA.

3. 電気特性, 信頼性への影響

HfAlOx では下地膜との相互拡散が起こると, CV ヒステリシスが大きくなり、トランジスタの初期特 性も大幅に劣化してしまう⁷⁾。したがって、界面相互 拡散を如何に抑えるかが課題となる。HfAlOx のもう 一つの課題はキャリア移動度の低下の問題である。下 地膜には, High-k 膜中に存在する電荷による Remote Charge 散乱 (RCS) によってキャリアの移動度が低下 するのを緩和するという効果もある。平谷等が報告⁸⁾ しているように、下地膜が厚くなり、High-k 膜中に 存在する電荷がチャネルから遠ざかるにつれて移動度 が回復する。しかし、hp65nmを想定すると、下地 膜は EOT で 0.7 ~ 1.0 nm 程度まで薄膜化する必要が ある。下地膜の薄膜化は後工程での酸化耐性を悪化さ せ、RCSの抑制効果も低減するので、特性改善とトレー ドオフの関係にある。したがって、下地膜の薄膜化と 移動度低下の防止の両立がもうひとつの課題である。

Fig. 3に示すように D₂O-ALD による重水素添加

は相互拡散により増大した界面準位を減らす効果が あることがわかった。 H_2O を用いた場合の界面準 位密度は5×10¹¹ cm⁻²eV⁻¹であるが、 D_2O の場合、 2×10¹¹ cm⁻²eV⁻¹に減らせる。その結果、Fig. 4に示 すように低電界での移動度が約10%向上する⁶⁾。



Fig. 3 Charge pumping current of n- and p-FETs with D₂O- or H₂O-ALD formed HfAlO as a gate dielectric



Fig. 4 Effective electron mobility dependence of nFETs with H_2O - and D_2O - ALD formed HfAIO.

我々は下地 SiON の窒素濃度分布を精密に制御する 方法を用いることにより相互拡散と移動度低下を抑 制できることを見出した⁹⁰。この方法を用いた場合に は $H_2O \ge D_2O$ で初期の界面準位密度に差は見られず $(H_2O: 8.6 \times 10^{10}, D_2O: 8.45 \times 10^{10} cm^{-2}), 移動度$ $もほぼ同じである。しかし, <math>D_2O$ -ALD による重水素 添加は,経時絶縁破壊 (TDDB) や高温バイアス印可 時の不安定性 (BTI) に関する信頼性の改善に効果が あることがわかった⁴⁰。

Fig. 5に高温 (125℃) でトランジスタ反転側の定電 圧ストレス (CVS) を印加したときの, 閾値電圧 (Vth) シフト量のストレス印可時間依存性を示す。n 型トラ ンジスタ (nFET) の Vth シフトは, High-k 膜中の欠 陥に電子が捕獲されることで起こると考えられている¹⁰⁾。Fig. 6に示したように nFET の反転側では界面 トラップの増大が見られないこともこの仮説を裏付け ている。Vth シフトに H₂O-ALD と D₂O-ALD でほとん ど差がないのは, PDA により High-*k* 膜中の重水素は 脱離してしまうためであると考えられる。



Fig. 5 Threshold voltage shifts (Δ Vth) of n/p-FET with HfAlO/SiON gate insulator under positive/negative bias temperature (BT) stress ⁴⁾. Constant voltage stress was applied at 125 °C . The solid lines on the date of NBTI are the fits using "dispersive diffusion model" ¹³⁾.



Fig. 6 Interface trap generation rate in n/p-MISFETs with HfAIOx/SiON gate insulator under positive/negative bias temperature (BT) stress. Constant current stress was applied at 125 °C . Constant current stress was applied at 125 °C . Open and closed symbols are for D₂O- and H₂O-ALD formed HfAIOx, respectively. The solid and dotted lines are the results of 1/4 power-law fitting.

一方, p 型トランジスタ (pFET) では H₂O-ALD を 用いた場合, D₂O と比べて大きな Vth シフトが観測 された。

SiO₂の高温負バイアス下での特性不安定性 (NBTI)

は基板界面のダングリングボンドを終端している水素 の脱離に起因しており,NBT ストレスによる界面準 位の増大は注入電荷量の1/4乗に比例することが知ら れている^{11,12)}。Fig. 6に示したように HfAlOxSiON で も界面準位が注入電荷量の1/4乗に比例して増大して いる。この結果は NBT ストレス下での Vth シフトが 下地 SiON 膜 /Si 界面のダングリングボンドを終端し ている水素の脱離によるものであることを示唆してい る。

最近,NBTI 劣化のモデルが提案された¹³⁾。このモ デルでは脱離した水素の一部はゲート絶縁膜中を拡 散して界面から離れるが,一部は再び結合してダング リングボンドを終端すると考え,十分長い時間が経 過した後では Vth シフトは水素の拡散係数に比例す ることになる。拡散係数は質量の平方根に逆比例する ので,重水素では,Vth が水素の場合の1√2になる。 実験結果は 1/1.3になっており,このモデルとよく一 致している。

nFET の蓄積側(負バイアス側)でストレスを印加 すると,Fig.7に示すように,ある時点でゲート電 流の急激な増大が観測される。ワイブル傾き,及び, TDDB 寿命の界面膜厚依存性からこのゲート電流の急 激な増大は界面 SiON 膜の破壊によるものと考えられ る¹⁴⁾。



Fig. 7 Examples of time evolution of gate current of n-FETs⁴⁾. Negative constant voltage stresses of -2.6V were applied at 125 $^\circ\!\!C$.

Fig. 6に示したように、チャージポンピング測定か ら、pFET 反転側と同じく、nFET 蓄積側でも、スト レス印加による界面準位の増大が起こっていることが わかった。SiO₂では、電気的ストレスにより発生し た欠陥が膜厚方向に数珠繋ぎになり電流経路が形成さ れることで絶縁破壊が起こるという、パーコレーショ ンモデル¹⁵⁾が広く受け入れられている。ひとつの欠 陥が影響を及ぼす範囲は0.9 nm 程度と考えられてい るので、1 nm 以下の界面膜の場合には、膜内に一個 の欠陥ができただけで電流経路が形成されることにな る。つまり、ストレス印加による水素終端の破壊が界 面膜の破壊の引き金になっている可能性が大きいと考 えられる。

界面 SiON 膜への重水素添加の効果を調べるため, nFET に負バイアスストレスを印加して TDDB 寿命を 測定した。Fig. 8にその結果を示す。D₂O-ALD 法で重 水素を添加することにより TDDB 寿命が約12倍改善 され,電源電圧1.1Vで10年寿命の保証が可能とな る。

pFET の NBTI 劣化について議論したように,重水 素は,その質量が水素の2倍であることから拡散係数 が小さく,ストレスにより Si-D 結合が切れても,界 面付近にとどまる時間が長く,界面ダングリングボン ドを再終端する確率が水素よりも高い。さらに,Si-D 結合の屈曲モードの固有振動数がシリコンの横波光学 フォノンの振動数と近いため,たとえ Si-D ボンドが エネルギーを受け取って励起されても Si 基板にエネ



Fig. 8 TDDB lifetime of n-FET with HfAlO/SiON gate insulator (0.1 cm² and 0.1% failures condition) ⁴⁾. Negative constant voltage stresses were applied at 125°C . 48 capacitors of 50 μ m \times 50 μ m were used to obtain the time to breakdown for each stress voltage. The average Weibull slop for H₂O- and D₂O-ALD samples are 1.03 and 1.33, respectively.

ルギーを放出しやすいので,Si-H 結合と比べて結合 が切れにくい¹⁶⁾。これら二つの効果のおかげで,界 面 SiON 膜に重水素を添加することによって,TDDB 寿命が改善されたと考えられる。

4. まとめ

重水を酸化剤に用いた ALD 法を用いて HfAlO 膜の 形成する方法により HfAlO/SiON 積層ゲート絶縁膜に 重水素を添加し,そのゲート絶縁膜信頼性に及ぼす影 響について調べた。HfAlO 膜形成直後には,ゲート 絶縁膜中に 10²⁰ cm⁻³の重水素が取り込まれる。高温 の PDA によりその大部分は膜中から脱離してしまう ので High-k 膜のバルクトラップに起因する PBTI 信 頼性は改善されない。しかし,界面層には6×10¹⁸ cm⁻³の重水素が残っている。この重水素のおかげ で界面 SiON 劣化に起因する信頼性の低下 (pFET の NBTI と nFET の TDDB) が改善される。

結局, D₂O-ALD によって形成した HfAlO 膜は, 界 面 SiON 層への重水素供給源として働くことで信頼性 向上に寄与しているわけであり,したがって,この方 法の有効性は HfAlO に限られるものではなく,他の HfO₂や HfSiON などの High-*k* 膜にも有効である。

参考文献

- Choi, R.; Onishi, K.; Kang, C. S.; Cho, H-J.; Kim, Y. H.; Krishnan, S.; Akbar, M. S.; Lee, J. C. *IEEE Electron Device Lett.* 24, 144–146 (2003).
- Onishi, K.; Choi, R.; Kang, C. S.; Cho, H-J.; Kim, Y. H.; Nieh, R. E.; Han, J.; Krishnan, S. A.; Akbar, M. S.; Lee, J. C. *IEEE Trans. Electron Devices.* 50, 1517–1524 (2003).
- Tseng, H.-H.; Ramón, M. E.; Hebert, L.; Tobin, P. J.; Triyoso, D.; Grant, J. M.; Jiang, Z. X.; Roan, D.; Samavedam, S. B.; Gilmer, D. C.; Kalpat, S.; Hobbs, C.; Taylor, W. J.; Adetutu, O.; White, B. E. in Proc. IEDM 2003, 83–86.
- Torii, K.; Kawahara, T.; Shiraishi, K. *IEEE Electron Device Lett.* 26 (10), 722–724 (2005).
- Kawahara, T.; Torii, K.; Mitsuhashi, R.; Muto, A.; Horiuchi, A.; Ito, H.; Kitajima, H. Jpn. J. Appl. Phys. 43 (7A), 4129–4134 (2004).
- 6)川原孝昭,鳥居和功,北島洋.第65回応用物理学会学術 講演会講演予稿集.65(2),685(2004).
- 7)三橋理一郎,堀内淳,鳥居和功,宮崎誠一.第9回極薄 シリコン酸化膜の形成・評価・信頼性研究会予稿集. 81-86 (2004).
- Hiratani, M.; Saito, S.; Shimamoto, Y.; Torii, K. Jpn. J. Appl. Phys. 41, 4521 (2002).
- 9) Mitsuhashi, R.; Torii, K.; Ohji, H.; Kawahara, T.; Horiuchi, A.; Takada, H.; Taskahashi, M.; Kitajima, H. in Proc. SSDM 2004. 34–35T.
- Kerber, A.; Cartier, E; Pantisano, L.; Degraeve, R.; Kauerauf, T.; Kim, Y.; Hou, A.; Groeseneken, G.; Maes, H. E.; Schwalke, U. *IEEE Electron Device Lett.* 24, 87–89

(2003).

- 11) Jeppson, K. O. ; Svensson, C. M. J. Appl. Phys. 48, 2004-2014 (1976).
- 12) Ogawa, S. ; Shimaya, M. ; Shiono, N. J. Appl. Phys. 77, 1137-1148 (1995) .
- 13) Zaferj, S. Appl. Phys. 97, 103709 (2005).
- 14) Torii, K.; Ohji, h.; Mutoh, A.; Kawahara, T.;

Mitsuhashi, R. ; Horiuchi, A. ; Miyazaki1, S. ; Kitajima, H. *in MRS Symp. Proc.* **811**, 37–41 (2004) .

- 15) Degraeve, R.; Groeseneken, G.; Bellens, R.; Ogier, J. L.; Depas, M.; Roussel, P. J.; Maes, H. E. *IEEE Trans. Electron Devices.* 45, 904–911 (1998).
- 16) Chris G. Van de Walle ; Jackson, W. B. Appl. Phys. Lett.69, 2441 (1996) .